在實際使用中，所有電子設(shè)備都會受到電磁場的干擾，如果一個設(shè)備不能滿足抗干擾要求，也不進(jìn)行屏蔽，那么該設(shè)備的性能就會受電磁干擾的影響。事實表明，干擾信號的頻率可能會有幾百MHz，這些干擾主要通過連接的導(dǎo)體進(jìn)行耦合，因此I/O模塊的抗干擾設(shè)計非常重要。

　　
　　為了增強產(chǎn)品的抗干擾性能，有時不得不增加濾波等手段，這意味著會增加產(chǎn)品的成本。從這種角度上看，尋找一種能優(yōu)化所有電路和元器件的解決方案非常重要。
　　
　　通過適當(dāng)修改上面提到的測量方法，在產(chǎn)品開發(fā)和測試階段就能夠正確評估產(chǎn)品的抗干擾性能。改進(jìn)后的方法如下：把pcb放在掃描器板上進(jìn)行頻譜掃描以決定pcb設(shè)計板的干擾頻率，然后把該頻率正弦波干擾信號用夾子或者適當(dāng)耦合設(shè)備(如平衡線上用的T-LISN)耦合到I/O線或?qū)w上，采用步距10MHz、頻率范圍能滿足10MHz到150MHz(避免與pcb板的干擾頻率重疊)、功率－20到0dBm(取決于耦合器件和pcb的類型)的發(fā)生器，執(zhí)行與所加干擾信號一致的頻率進(jìn)行空間掃描。
　　
　　干擾信號從耦合點到pcb內(nèi)的分布情況就能非常清楚地在空間掃描圖形上看出來，然后可以根據(jù)下面一些原則對空間掃描結(jié)果進(jìn)行解釋，包括pcb設(shè)計上哪些區(qū)域分布有耦合上去的干擾信號、插入濾波器的有效性(衰減干擾信號)、臨近I/O導(dǎo)體耦合情況以及pcb接地層或者區(qū)域的有效性等